控制进程执行

实现目标：step逐指令执行

在实现了反汇编以及添加移除断点操作后，我们将开始进一步探索如何控制调试进程的执行，如逐指令执行、添加断点运行到断点等。

本节我们先实现step命令来支持逐指令执行。

代码实现

逐指令执行，通过执行ptrace(PTRACE_SINGLESTEP,...)操作即可由内核代为完成。但是在上述操作执行之前，step命令还有些特殊因素要考虑方能正常执行。

此时的PC值有可能是越过了一个断点之后的值，比如一条经过指令patch后的多字节指令，首字节处修改为了断点需要的0xCC，当前寄存器PC值实际上是该指令的第二个字节的地址，而非首字节的地址，如果对PC值不做修改，处理器执行的时候会将剩余的指令解码失败，无法执行指令。

为了保证step正常执行，在ptrace(PTRACE_SINGLESTEP,...)之前，需要首先通过ptrace(PTRACE_PEEKTEXT,...)去读取PC-1地址处的数据，如果是0xCC，则表明此处为一个端点，需要将之前添加断点时存下来的原始数据覆盖这里的0xCC，然后才能继续执行。

file：cmd/debug/step.go

package debug

import (
    "fmt"
    "syscall"

    "github.com/spf13/cobra"
)

var stepCmd = &cobra.Command{
    Use:   "step",
    Short: "执行一条指令",
    Annotations: map[string]string{
        cmdGroupKey: cmdGroupCtrlFlow,
    },
    RunE: func(cmd *cobra.Command, args []string) error {
        fmt.Println("step")

        // 读取PC值
        regs := syscall.PtraceRegs{}
        err := syscall.PtraceGetRegs(TraceePID, &regs)
        if err != nil {
            return fmt.Errorf("get regs error: %v", err)
        }

        buf := make([]byte, 1)
        n, err := syscall.PtracePeekText(TraceePID, uintptr(regs.PC()), buf)
        if err != nil || n != 1 {
            return fmt.Errorf("peek text error: %v, bytes: %d", err, n)
        }

        // read a breakpoint
        if buf[0] == 0xCC {
            regs.SetPC(regs.PC() - 1)
            // TODO refactor breakpoint.Disable()/Enable() methods
            orig := breakpoints[uintptr(regs.PC())].Orig
            n, err := syscall.PtracePokeText(TraceePID, uintptr(regs.PC()), []byte{orig})
            if err != nil || n != 1 {
                return fmt.Errorf("poke text error: %v, bytes: %d", err, n)
            }
        }

        err = syscall.PtraceSingleStep(TraceePID)
        if err != nil {
            return fmt.Errorf("single step error: %v", err)
        }

        // MUST: 当发起了某些对tracee执行控制的ptrace request之后，要调用syscall.Wait等待并获取tracee状态变化
        var wstatus syscall.WaitStatus
        var rusage syscall.Rusage
        _, err = syscall.Wait4(TraceePID, &wstatus, syscall.WALL, &rusage)
        if err != nil {
            return fmt.Errorf("wait error: %v", err)
        }

        // display current pc
        regs = syscall.PtraceRegs{}
        err = syscall.PtraceGetRegs(TraceePID, &regs)
        if err != nil {
            return fmt.Errorf("get regs error: %v", err)
        }
        fmt.Printf("single step ok, current PC: %#x\n", regs.PC())
        return nil
    },
}

func init() {
    debugRootCmd.AddCommand(stepCmd)
}

以上就是step命令的实现代码，但这并不是一个十分友好的实现：

• 它确实实现了逐指令执行，完成了本节目标；
• 每逐指令执行之后，它还能打印当前寄存器PC值，方便我们确定下条待执行指令地址；

美中不足的是，没有将当前待执行指令的前后指令打印出来，并通过箭头指示下条待执行指令，一种更好的交互可能是这样：

godbg> step

=> 地址1 汇编指令1
   地址2 汇编指令2
   地址3 汇编指令3
   ...

这里会影响到调试体验，我们将在后续过程中予以完善。

代码测试

启动一个程序，获取其进程pid，然后执行godbg attach <pid>对进程进行调试，等调试会话就绪之后，我们输入disass反汇编看下当前指令地址之后的汇编指令有哪些。

godbg> disass
0x40ab47 movb $0x0,0x115(%rdx)
0x40ab4e mov 0x18(%rsp),%rcx
0x40ab53 mov 0x38(%rsp),%rdx
0x40ab58 mov (%rdx),%ebx
0x40ab5a test %ebx,%ebx
0x40ab5c jne 0x4c
0x40ab5e mov 0x30(%rax),%rbx
0x40ab62 movb $0x1,0x115(%rbx)
0x40ab69 mov %rdx,(%rsp)
0x40ab6d movl $0x0,0x8(%rsp)

然后尝试执行step命令，观察输出情况。

godbg> step
step
single step ok, current PC: 0x40ab4e
godbg> step
step
single step ok, current PC: 0x40ab53
godbg> step
step
single step ok, current PC: 0x40ab58
godbg>

我们执行了step指令3次，step每次执行一条指令之后，会输出执行指令后的PC值，依次是0x40ab4e、0x40ab53、0x40ab58，依次是下条指令的首地址。

有意思的是，我们想知道ptrace(PTRACE_SINGLESTEP,...)情况下内核是如何实现逐指令执行的，显然它没有采用指令patch的方式，如果也是指令patch的方式，上述step命令输出的PC值应该分别+1。

更多相关内容：SINGLESTEP

那内核是如何处理PTRACE_SINGLESTEP请求的呢？SINGLESTEP确实比较特殊，在man(2)手册里面并没有找到太多有价值的信息：

   PTRACE_SINGLESTEP stops
       [Details of these kinds of stops are yet to be documented.]

man(2)手册里面没有任何信息，要么细节不值一提，要么可能跟不同硬件平台的特性有关系，难以几句话概括。查看内核源码以及Intel开发手册之后，可以了解到相关的原因。

SINGLESTEP调试在Intel平台上是借助硬件特性来实现的，

参考《Intel® 64 and IA-32 Architectures Software Developer's Manual Volume 1: Basic Architecture》中提供的信息，我们了解到Intel架构处理器是有一个标识寄存器EFLAGS，当通过内核将标志寄存器的TF标志置为1时，处理器会自动进入单步执行模式。

3.4.3.3 System Flags and IOPL Field

The system flags and IOPL field in the EFLAGS register control operating-system or executive operations. They should not be modified by application programs. The functions of the system flags are as follows:

TF (bit 8) Trap flag — Set to enable single-step mode for debugging; clear to disable single-step mode.

处理器发现EFLAGS.TF标志位被置1了，执行指令的时候会先清空该标志位，然后执行指令，指令执行完成之后会触发TRAP，即通过SIGTRAP发送给被调试进程，也会通知调试器，让调试器继续执行某些操作。

这就是Intel平台下单步执行的一些细节信息，读者也可以思考下如果处理器架构设计上本身不支持SINGLESTEP的话，我们如何通过软件来模拟。